HANNA: a tool for hardware prototyping and benchmarking of ANNs. Poster

For some applications, designers must implement an ANN model over different platforms to meet performance, cost or power constrains, a process still more painful when several hardware implementations have to be evaluated. Continuous advances in VLSI technologies, computer architecture and software development make it difficult to find the adequate implementation platform. HANNA (Hardware ANN Architect), is a tool designed to automate the generation of hardware prototypes of MLP-like neural networks over FPGA devices. Coupled with traditional Matlab/Simulink environments the model can be synthesized, downloaded to the FPGA and co-simulated with the software version to trade off area, speed and precision requirements.This research is being funded by Ministerio de Ciencia y Tecnología TIC 2003-09557-C02-02

A multi-FPGA distributed embedded system for the emulation of Multi-Layer CNNs in real time video applications

This paper describes the design and the implementation of an embedded system based on multiple FPGAs that can be used to process real time video streams in standalone mode for applications that require the use of large Multi-Layer CNNs (ML-CNNs). The system processes video in progressive mode and provides a standard VGA output format. The main features of the system are determined by using a distributed computing architecture, based on Independent Hardware Modules (IHM), which facilitate system expansion and adaptation to new applications. Each IHM is composed by an FPGA board that can hold one or more CNN layers. The total computing capacity of the system is determined by the number of IHM used and the amount of resources available in the FPGAs. Our architecture supports traditional cloned templates, but also the (simultaneous) use of time-variant and space-variant templates.This work has been partially supported by the Fundación Séneca de la Región de Murcia through the research projects 08801/PI/08 and 08788/PI/08, and by the Spanish Government through project TIN2008-06893-C03

Implementación de sistemas fuzzy complejos sobre FPGAs

Las desventajas de las soluciones hardware dedicadas para la implementación de sistemas de inferencia fuzzy cuando se comparan con las estrategias basadas en software son principalmente la falta de flexibilidad y la complicación en el proceso de diseño. En este trabajo se presenta una arquitectura novedosa que permite la síntesis electrónica y la implementación hardware de sistemas expertos basados en conocimiento fuzzy. La definición de la arquitectura se basa en la descripción en forma de red de Petri de la base de reglas complejas, heredando de ella las características de modularidad y escalabilidad. Los componentes de nuestra arquitectura se definen entonces utilizando descripciones VHDL de alto nivel. Por ello, nuestra metodología de diseño proporciona flexibilidad, reusabilidad e independencia tanto de la tecnología electrónica como del tipo y tamaño de la aplicación, solucionando la mayoría de las limitaciones del hardware fuzzy

Utilización de FPGAs para el procesamiento digital de video

Este trabajo muestra alguna de las técnicas de procesamiento digital de video desarrolladas por el grupo de Hardware Reconfigurable del Dpto. de Electrónica, Tecnología de Computadoras y Proyectos de la UPCT. En el se resume la implementación de diversos algoritmos de procesamiento, los cuales plantean diferentes alternativas para la obtención de bordes de imágenes de video en tiempo real. Los algoritmos que se proponen son: extracción de bordes mediante el método del gradiente, algoritmo de CANNY y un método basado en redes neuronales celulares discretas (DT-CNN). Todas las implementaciones realizadas poseen como elemento común la utilización de dispositivos lógicos reconfigurables (FPGAs), cuya aportación principal al desarrollo es conseguir la aceleración hardware necesaria para procesar las imágenes de video a alta velocidad y en el mínimo espacio posible.Estos trabajos se realizan en el marco de los proyectos de investigación TIC 2003-09557-C02-02 y TIC 2003-09400-C04-02 del MCYT

Hardware reconfigurable para procesamiento digital de imagen y señal

En este trabajo se resumen las principales beneficios de la utilización de las técnicas de co-diseño software/hardware junto con dispositivos programables (FPGAs) para la realización de aceleradores hardware de propósito específico para aplicaciones con grandes requisitos computacionales. A continuación resumen diferentes aplicaciones de este tipo de sistemas dentro del las áreas de procesamiento digital de señales y de imagen implementadas con éxito por nuestro grupo de investigación.Estos trabajos se realizan en el marco de los proyectos de investigación TIC 2003-09557-C02-02 y TIC 2003-09400-C04-02 del MCYTEscuela Técnica Superior de Ingeniería de Telecomunicació

Neuroprótesis visuales intracorticales

El presente trabajo presenta el estado actual de la investigación con prótesis visuales con interfaz neuronal a nivel cortical, que pretenden restaurar una visión limitada o parte de ella a personas con cegueras severas. Se revisan los fundamentos fisiológicos subyacentes a este tipo de aproximaciones, enfatizando la plasticidad neuronal como factor crucial en la funcionalidad de este tipo de dispositivos. A pesar que la restauración total de la vista es un objetivo inalcanzable para la tecnología de hoy en día, el reconocimiento de formas y la localización de objetos permitiría a las personas con disfunciones visuales determinada autonomía en entornos cercanos, así como la lectura de textos, aspectos que mejorarían considerablemente su calidad de vida

Real time architectures for the scale Invariant feature transform algorithm

Feature extraction in digital image processing is a very intensive task for a CPU. In order to achieve real time image throughputs, hardware parallelism must be exploited. The speed-up of the system is constrained by the degree of parallelism of the implementation and this one at the same time, by programmable device size and the power dissipation. In this work, issues related to the synthesis of the Scale-Invariant Feature Transform (SIFT) algorithm on a FPGA to obtain target processing rates faster than 50 frames per second for VGA images, are analyzed. In order to increase the speedup of the algorithm, the work includes the analysis of feasible simplifications of the algorithm for a tracking application and the results are synthesized on an FPGA.This work has been partially funded by Spanish government projects TEC2015-66878-C3-2-R (MINECO/FEDER, UE) and TEC2015- 66878-C3-3-R (MINECO/FEDER, UE)

Controlador fuzzy de dos etapas para frenos ABS

[ESP] En este artículo se presenta un nuevo controlador fuzzy jerárquico de dos etapas para sistemas ABS. En una primera etapa el controlador estima el deslizamiento que ha de tener la rueda del vehículo para conseguir la mejor frenada posible en función del tipo de firme y en una segunda calcula cual debe ser el par de frenado más adecuado para cada instante. [ENG]In this article a new two-stages hierarchical fuzzy controller for Anti-lock Braking Systems is presented. In the first stage, the controller estimates the optimum slip ratio between tire and driving surface to obtain the highest friction based on the type of pavement. In the second stage it calculates the braking torque to apply at every instant

FastCam: Un instrumento de alta resolución espacial para astronomía

FastCam es un instrumento de alta resolución espacial desarrollado por la Universidad Politécnica de Cartagena y por el Instituto de Astrofísica de Canarias (IAC). Este instrumento está diseñado para corregir los efectos no deseados que las turbulencias atmosféricas producen en las imágenes astronómicas. FastCam ha sido probada con exito en telescopios terrestres de 2 a 4 metros de apertura obteniendo imágenes comparables a las obtenidas por el telescopio espacial Hubble.Fundación Séneca. Plan de Ciencia y Tecnología de la Región de Murcia. Código: 08801/PI/0

Euclid: una misión espacial con participación de la UPCT

La Agencia Espacial Europea aprobó en octubre de 2011 la misión científica Euclid dentro del programa Cosmic Vision 2015-2025. El objetivo de esta misión es medir parámetros relativos a la energía y materia oscura del universo con una precisión sin precedentes. Para ello,el satélite Euclid estará equipado con un telescopiode 1.2 metros y dos instrumentos: El instrumento VIS(VisibleImager) y el instrumento NISP (Near-Infrared Spectrometer Photometer). La Universidad Politécnica de Cartagena junto con el Institutode Astrofísica de Canarias son responsables del diseño, construcción y validación de la electrónica de control del instrumento NISP.Plan Nacional de I+D+